简 历：
2017年6月 — 今 ：中科院计算所，副研究员
2016年6月 — 2017年5月 ：中科院电子所，副研究员，硕士研究生导师
2010年9月 — 2016年6月：中科院电子所，助理研究员
2005年9月— 2010年7月：中科院电子所，微电子学与固体电子学，博士生
2001年9月— 2005年7月：中国科技大学，信息科学技术学院，本科生
主要论著：
期刊文章：
[1] L Yang, H Yang, LI Wei, LI Zhihua, Efficiently Exploring FPGA Design Space Based on Semi-Supervised Learning，Chinese Journal of Electronics, 2016,25 (1):58-63
[2] 黄志洪，李威，杨立群，江政泓，魏星，林郁，杨海钢，]一种基于与非锥簇架构FPGA输入交叉互连设计优化方法,电子与信息学报, 2016,38(9): 2397-2404
[3] 杨立群, 李威, 黄志洪, 孙嘉斌, 杨海钢, ]一种用于加速FPGA设计空间探索的电路特性驱动半监督建模方法,电子与信息学报, 2015 (10) :2521-2528
[4] Dandan Zhang, Hai-Gang Yang, Wenrui Zhu, Wei Li, Zhihong Huang, Lin Li, Tianyi Li, A Multiphase DLL With a Novel Fast-Locking Fine-Code Time-to-Digital Converter, IEEE Transactions on VLSI(TVLSI), 2015,23(11): 2680 - 2684
[5] 黄志洪, 杨海钢, 杨立群, 李威, 江政泓, 林郁, 基于与非锥的新型FPGA逻辑簇互连结构研究,电子与信息学报, 2015 , 37 (12) :3030-3040
会议文章：
[1] Zhihong Huang, Xing Wei, Grace Zgheib, Wei Li, Yu Lin, etc ,NAND-NOR: A Compact, Fast, and Delay Balanced FPGA Logic Element, 25th ACM/SIGDA International Symposium on Field-Programmable Gate Arrays (FPGA2017), 2017
[2] L Yang， H Yang， W Li， Z Li, A semi-supervised modeling approach for performance characterization of FPGA architectures,FPL,2014
专利：
[1] 杨海钢，李威，高丽江，具有逻辑运算和数据存储功能的可编程功能产生单元，ZL201310155817.1
[2] 杨海钢，李威，高丽江，可编程信号处理单元，ZL201310432190.X
[3] 高丽江，李威，杨海钢，一种用于减少FPGA配置存储器位数的译码电路，ZL201310087074.9
李威 副研究员
研究方向：
所属部门：智能处理器研究中心、处理器芯片重点实验室
导师类别：硕导计算机系统结构
联系方式：liwei2017@ict.ac.cn
个人网页：